베오베
베스트
베스트30
최신글
게시판 즐겨찾기
편집
드래그 앤 드롭으로
즐겨찾기 아이콘 위치 수정이 가능합니다.
아래 verilog 관련 답변입니다
게시물ID :
programmer_6727
짧은주소 복사하기
작성자 :
어린이바이엘
★
추천 :
0
조회수 :
517회
댓글수 :
0개
등록시간 :
2014/11/25 11:43:07
아직 신규회원이어서 댓글이 막혀있어서 따로 작성합니다.
일반적으로 칩에서 외부입력을 받을 경우 입력되는 신호를 바로 사용하지 않습니다.
신호에 노이즈가 있거나 트랜지션 슬롭 때문에 ff에서 멀펑션에 빠질 경우가 있기 때문입니다.
아래 경우는 두가지 필터링을 해야합니다.
노이즈제거와 cdc(clock domain change) 이후 pulse shot (1 clock cycle signal) 만드는 과정이 필요합니다.
위와 같이 fsm에 입력되는 컨트롤 신호를 만들면 아래 문제는 없어질것 같네요.
구현은 조교나 교수님에게 문의해 보시거나 구글링을 이용하세요.
비공감 사유를 적어주세요.
(댓글 형식으로 추가되며, 삭제가 불가능합니다)
전체 추천리스트 보기
이 게시물을 추천한 분들의 목록입니다.
댓글 분란 또는 분쟁 때문에
전체 댓글이 블라인드 처리되었습니다.
새로운 댓글이 없습니다.
새로운 댓글 확인하기
글쓰기
리스트 페이지로
◀뒤로가기
PC버전
맨위로▲
공지
운영
자료창고
청소년보호