안녕하세요 얼마전 vivado로  verilog를 시작했습니다.

reg는 저장장치이고

wire은 회로의 선인 것까지는 이해는 가는데

코드상에서 뭐가 다른 것인지 잘 모르겠습니다.

또 하나, RESET의 개념입니다.

그냥 껏다 킨다라는 것까지는 알겠는데,

하드웨어 통신에서 RESET를 왜이렇게 강조하는지 모르겠습니다.

알려주시면 감사하겠습니다.